


Aplicación de una FPGA

Módulo de grabación/reproducción de mensajes

El desarrollo de una aplicación específica por parte de una empresa pionera en el diseño, fabricación y comercialización de equipos de audio, hizo patente la necesidad de utilización de tecnologías de lógica programable en el diseño de un nuevo equipo, lo que dio lugar a una fructífera colaboración de dicha empresa con la Escola Politècnica Superior de Girona



Principales ventajas de los PIC

- Reducción del número de circuitos integrados a utilizar
- Reducción del tamaño de la placa de circuito impreso
- Reducción del cableado entre placas
- Reducción del consumo
- Reducción de elementos mecánicos
- Reducción de probabilidad de errores y mal funcionamiento.

La utilización de circuitos integrados programables (PIC) comenzó a mediados de la década de los 60 con la aparición en el mercado del primer dispositivo lógico programable al presentar *Harris Semiconductor* sus matrices de diodos configurables por fusible, si bien tal y como es inherente en la introducción de la mayoría de novedades, su difusión entre los usuarios de lógica digital no fue tarea rápida ni fácil. La verdadera popularización de estos dispositivos no llegó hasta mediados de la pasada década, cuando se dieron una serie de condiciones favorables para su masiva utilización:

- La mayoría de usuarios que trabajaban con lógica digital ya habían tenido sus primeros contactos con dispositivos lógicos programables y, aunque presentaban aun algunos inconvenientes, se valoraban muy positivamente sus ventajas sobre los dispositivos SSI/MSI
- El proceso de programación de los

dispositivos lógicos se había simplificado notablemente gracias a la aparición en el mercado de programadores comerciales específicos para determinadas familias, de forma que se sustituyó la tediosa tarea de dirigir todas las posiciones a programar para hacer fluir por ellas la corriente de programación.

- Se comercializaron las primeras familias de dispositivos programables basados en tecnología CMOS que, a diferencia de sus predecesores basados en tecnología bipolar, incorporaban las facilidades de reprogramación y testabilidad, aspectos que suponen un notable avance tanto respecto a la economía como a su propia fiabilidad.
- Aparecieron en el mercado las primeras versiones de lenguajes de programación orientados a dispositivos programables, como el ABEL (*Advanced Boolean Equation Language*) y CUPL (*Universal Compiler for Programmable Logic*), que hacen que el trabajo de los diseñadores y programadores fuera mucho más versátil y fácil de entender a partir de las especificaciones del problema.

Sin embargo, la utilización de dispositivos programables ha sufrido un nuevo y definitivo impulso con la aparición en el mercado de las FPGA (*Field Programmable Gate Array*),

PIC			
MEMORIAS	ASPL	FPGA	PLD
EPROM	LCA	PAL	
EEPROM	ACT	PLA	
EEROM	MAX	ELDO	
...	MACH	GAL2R	
	ORCA	ERASIC	
	ALRI	IPL/IPLA	
	μLSI	PEEL	
	MAPL	PML	
	TPC		...
	DASIC		
	CLI		
	...		

Clasificación de los circuitos integrados programables según arquitecturas

con una arquitectura totalmente diferente a la de los rígidos *arrays* de OR y AND que configuran los dispositivos PAL y PLA, que han venido siendo los circuitos programables por excelencia. A medio camino entre los circuitos programables de aplicación específica (ASPL) y los basados en arrays de puertas básicas, los nuevos productos FPGA intentan conciliar las ventajas de cada uno de ellos.

- disponen de arquitecturas flexibles que permiten la utilización de la mayoría de los recursos disponibles.
- permiten una alta densidad de integración, muy superior a los clásicos PLD.

- disponen de arquitecturas flexibles que permiten la utilización de la mayoría de los recursos disponibles.
 - permiten una alta densidad de integración, muy superior a los clásicos PLD.
 - incorporan nuevas herramientas de diseño y simulación que facilitan enormemente la labor de programación.
 - posibilitan la verificación en tiempo real del circuito.
 - a diferencia de los ASIC, que necesitan ser desarrollados en centros altamente especializados, son programables por el propio usuario.
 - se trata de un producto totalmente estándar.

En consecuencia, la popularización de este tipo de dispositivos ha contribuido al progresivo aburatamiento de los costes de utilización, lo que ha revertido en una mayor difusión de esta tecnología y en la aparición de nuevas herramientas y utilidades para mejorar sus prestaciones. En definitiva, estos factores han posibilitado que muchos diseñadores se planteen

muy seriamente la posibilidad de incorporar en sus diseños circuitos integrados programables del tipo FPGA, aunque en la mayoría de ocasiones esto suponga un cambio de mentalidad respecto a las técnicas de diseño tradicional.

Descripción del módulo de grabación/reproducción de mensajes

El desarrollo de una aplicación es-

pecífica por parte de *Optimus, S.A.*, empresa pionera en el diseño, fabricación y comercialización de equipos de audio, hizo patente la necesidad de utilización de tecnologías de lógica programable para conseguir los objetivos tecnológicos propuestos en el diseño del nuevo equipo.

En concreto, la aplicación específica consistía en la construcción de una unidad para la grabación y reproducción de mensajes que radio-

Diseño top-down

El diagrama de bloques muestra las funciones a desarrollar por el módulo, muchas de las cuales vienen gobernadas por la circuitería de control implementada mediante un FPGA. Para conseguirlo, se ha realizado un diseño top-down, teniendo siempre presente el criterio de máxima economía. De esta forma, en el diseño jerarquizado el esquema de más alto nivel contiene únicamente dos bloques (llamados part1.vnu y part2.vnu) y los pines de entrada/salida que interconectan el diseño contenido en el array programable con el resto de la placa electrónica (18 pines de entrada y 11 de salida).

De los dos bloques anteriores, el llamado *part1 neu* dispone de una serie de contactos (*fx1/2/3/4*) accesibles desde la parte posterior del módulo C611RPA que permiten al usuario seleccionar cual de las cuatro frases se reproduce. También dispone de entradas adicionales para iniciar la selección externa (*ext*), seleccionar la prioridad (*interruptor_out*) e indicar repeticiones de una misma frase (*CLK LED*).

Por otra parte, el bloque parágrafo obtiene las señales de entrada del exterior (a través de los pines que conectan con los selectores situados en el frontal del módulo C611RPA) y de las salidas del bloque anterior. Este bloque selecciona (a, b, c) el modo de trabajo para cada una de las cuatro fases (grabación o reproducción), así como el número de repeticiones (de 1 a 15) a realizar mediante las señales $b6(1/2/3)$. También permite realizar un número infinito de repeticiones (inf_rep). El inicio y el final de la secuencia se controla a través de las señales $start_stop$ y POT . Otras señales se utilizan para inicializar los diferentes bloques ($upin/upout$) o para activar correctamente el led bicolor que indica si nos encontramos en modo grabación o en modo reproducción ($sty\ BF$).

Para seguir mostrando el proceso de diseño jerárquico, la figura 2 reproduce el contenido de uno de los bloques anteriores (concretamente corresponde al bloque etiquetado como *part1vec*), el cual se encuentra formado por todo un conjunto de elementos estándares *SSI/MSI* (*inversores, puertas básicas, biestables, multiplexores, condidores, etc.*) así como por otros elementos funcionales creados expresamente para la ocasión, a partir de elementos básicos como los anteriores (tal es el caso de los bloques etiquetados como *bl_nand2* y *ctrl_pri*, por ejemplo). Para completar la descripción de este proceso de diseño jerárquizado, la figura 3 reproduce el contenido del bloque *bl_nand2*, construido exclusivamente a partir de puertas básicas para activar las señales de salida *sr1/sr2* en función de las entradas *a/b*.

ra funcionar conjuntamente con el modelo de preamplificador PM603, comercializado por la misma firma. Para asegurar el funcionamiento autónomo del módulo de grabación/reproducción, se ha equipado con una batería de Ni-Cd recargable automáticamente, que permite el funcionamiento de la unidad durante un mínimo de 20 horas sin necesidad de alimentación exterior.

Entre las características técnicas

que debía incorporar el módulo de grabación y reproducción de mensajes C611RPA, objeto del diseño, cabe destacar:

- Capacidad para cuatro mensajes, con una duración máxima de 32 segundos para cada uno (el módulo está concebido para reproducir mensajes de forma automática con finalidades comerciales, de seguridad, de orientación, etc.)
- Posibilidad de repetición de me-

sajes, entre 1 y 15 veces, o de forma continua con intervalos de tiempo ajustables.

- Dos niveles de grabación (micro y línea), programables externamente.
- Alta calidad de sonido gracias al método ADPCM de compresión de datos digitales, con una frecuencia de muestreo de 8 KHz.
- Existencia de controles frontales para la selección de las diferentes funciones de grabación y reproducción.
- Presencia de un controlador interno para la protección de los mensajes grabados.
- Indicadores luminosos frontales y posteriores para indicación del modo de funcionamiento.
- Sistema de prioridad entre mensajes.
- Sistema de prioridad entre controles.




Fig. 1. Diagrama de bloques.




Fig. 2. Diagrama funcional del bloque part 1 voz.




Fig. 3. Diagrama funcional de bl_nandx.



Fig. 4. Arquitectura de las LCA de Xilinx.





Fig. 5. Esquema de más alto nivel en el diseño jerarquizado de la circuitería de control.

Elección de la FPGA

Una vez planteadas las condiciones de funcionamiento que debía cumplir la unidad central del módulo C611RPA, se evaluó cuál de los dispositivos existentes en la actualidad en el mercado podía satisfacer mejor las exigencias de diseño, testabilidad, flexibilidad, etc. que requería el proyecto. Dada la relativa complejidad del diseño, la solución apuntó ya inicialmente al campo de los dispositivos programables, aunque faltaba por decidir qué tecnología y arquitectura era mejor utilizar para implementar el proyecto.

Es en este punto donde empieza la colaboración entre la empresa *Optimus* y la *Escola Politècnica Superior de Girona*, en el marco de las relaciones universidad-empresa, a potenciar necesariamente en este país para facilitar la tan indispensable realimentación tecnológica de ambos colectivos. En el centro politécnico venían utilizando desde hacía algún tiempo (con fines docentes y en aplicaciones para proyectos de investigación) diversas estaciones de trabajo habilitadas para el diseño, simulación, programación y verificación de las FPGA de Xilinx. Los dis-



56 Configuración final de la LCA 2064-70/pc44 para la aplicación de Optimus, donde se observan el número de CLB y IOB utilizados, así como los diferentes canales de interconexión utilizados para su correcta programación.

positivos LCA de Xilinx presentan una arquitectura de las denominadas *por canales de interconexión* que, a diferencia de las arquitecturas caracterizadas por *mar de puertas*, obtienen un mayor índice de utilización de los recursos disponibles. Esta arquitectura consiste en un *array* de bloques lógicos configurables (CLB) dispuestos en forma matricial, rodeado por un conjunto de bloques de entrada/salida (IOB), implantados en la periferia del dispositivo. Cada uno de los IOB puede ser configurado como entrada, salida, salida tristado, o entrada/salida, aceptando en cada caso niveles de señal TTL o CMOS; por su parte, cada uno de los CLB permite la implementación de una o dos funciones combinacionales de hasta 5 variables de entrada, además de disponer de un biesstable a la salida. Las conexiones entre los diferentes elementos se realizan mediante las interconexiones programables:

- la red de propósito general, compuesta por 4 segmentos metálicos horizontales que discurren entre filas de CLB, y de 5 segmentos metálicos verticales entre columnas. Las intersecciones entre segmentos verticales y horizontales se realizan en las matrices de conmutación (gobernadas por transistores, cada uno de ellos controlado por un bit de configuración), mientras que su conexión a los puntos de entrada o salida de los CLB o IOB se realiza mediante los llamados PIP (punto de interconexión programable).
- las líneas de larga distancia, que atraviesa de forma vertical y horizontal todo el dispositivo, y que permiten conectar señales sin tener que acceder a las matrices de conmutación (disenadas para transportar señales a gran distancia, o que tengan un mínimo *skew*).
- las conexiones directas, que permiten una serie de conexiones entre CLB adyacentes, sin tener que recurrir a las matrices de conmutación.

Adicionalmente, la tecnología SRAM con que están construidos estos dispositivos permite la reprogramabilidad de cada unidad, aunque en contrapartida debe utilizarse una EPROM para guardar la configuración de cada LCA.

Para el desarrollo de la aplicación descrita, se optó por escoger el dispositivo *LCA 2064-70/pc44 de Xilinx*, ya que los 64 CLB y 58 IOB con que cuenta eran suficientes para las exigencias del diseño. Además, teniendo en cuenta la cantidad (relativamente reducida en este caso) de señales que debían acceder al exterior del dispositivo (ya sea como entrada o como salida), la existencia de un encapsulado de 44 pines facilitó aún más la decisión final.

El dispositivo se configuró en modo *Master serial mode*, de forma que cada vez que se conecta la alimentación recibe automáticamente la configuración de una PROM serie XC1718, capaz de albergar un máximo de 18 Kbits.

*Joan Martí, Lluis Pacheco,
Josep Forest
Universitat de Girona. Dpto.
de Ingeniería industrial*

Agradecimientos

A todo el personal implicado en el desarrollo y diseño de nuevos productos de la empresa Optimus, S.A., pero en especial a Ferran Gironés y a Ernest Taulé, quienes merecen la mayor parte del mérito de que la aplicación esté ya funcionando en el mercado; asimismo, a Josep Turús, tutoral de la Escola Politècnica Superior y entusiasta colaborador en la mayoría de diseños electrónicos que se realizan en el centro docente.